SK海力士加码3D堆叠DRAM-on-Logic，抢占端侧AI内存先机

SK海力士正式启动3D堆叠DRAM-on-Logic技术布局 SK海力士正加速推进下一代内存技术演进，将战略重心从云端与数据中心向终端侧延伸。公司近期通过其美国圣何塞子公司，启动3D堆叠DRAM-on-Logic设计工程师专项招聘。这是其首次围绕该技术方向开展系统性人才储备，标志着该技术已从预研阶段迈入工程落地与商业化准备阶段。 聚焦端侧AI核心需求，重构内存与逻辑的物理关系 3D堆叠DRAM-on-Logic并非简单封装升级，而是将DRAM芯片垂直集成于逻辑芯片（如应用处理器）之上，实现内存与计算单元在三维空间内的紧耦合。相比传统PoP（Package-on-Package）方案，该结构大幅缩短互连距离，单位面积内可部署更多I/O通道，从而显著降低延迟、提升带宽密度，并改善能效比与芯片面积利用率。 端侧AI对实时响应、低功耗与高并发数据吞吐提出严苛要求。现有移动平台内存架构在带宽扩展性与功耗控制之间已逼近物理极限，而3D堆叠DRAM-on-Logic正是为突破这一瓶颈而生。当前最明确的应用载体是高端智能手机应用处理器，其对先进异构集成工艺的需求最为迫切。 技术定位清晰，纳入公司AI时代核心路线图 SK海力士开发总括负责人在今年4月的TSMC技术研讨会2026上指出：“内存与逻辑的深度融合，是突破冯·诺依曼架构瓶颈、释放AI终端性能的关键路径。”公司已将3D堆叠DRAM-on-Logic明确列为面向客户多元工作负载的三大战略性技术方向之一，与定制化HBM、高带宽闪存（HBF）并列，构成覆盖云、边、端全场景的AI内存解决方案矩阵。 从HBM领先者到端侧AI定义者 在HBM市场格局趋于稳定之际，SK海力士正主动开辟第二增长曲线。3D堆叠DRAM-on-Logic尚处产业化早期，尚未形成头部厂商主导的供应生态，技术标准、接口协议与量产工艺均处于共建阶段。此时切入，不仅关乎产品卡位，更意味着参与定义下一代端侧AI硬件架构的话语权。 与此同时，公司产能建设同步提速：仁川Y1工厂已于7月启动设备采购，青州NAND产线规划大规模扩产，HBM4E 12层样品亦已送样主要客户。3D堆叠DRAM人才招募的启动，不是孤立动作，而是其AI战略纵深推进的有机一环——从高性能内存向智能终端底层算力基础设施全面渗透。